românesc
Limba actuală:românesc
  1. English
  2. Deutsch
  3. Français
  4. русский
  5. 한국의
  6. Italia
  7. Nederland
  8. español
  9. Português
  10. Magyarország
  11. Dansk
  12. Ελλάδα
  13. polski
  14. Pilipino
  15. Čeština
  16. हिंदी
  17. Tiếng Việt
  18. Melayu
  19. Maori
  20. Svenska
  21. Suomi
  22. Україна
  23. românesc
  24. Slovenija
  25. Eesti Vabariik
  26. Latviešu
  27. עִבְרִית
  28. Indonesia
Sfaturi calde:Dacă limba de țară actuală nu este disponibilă, utilizați formularul de engleză anchetă online pentru a obține o cotație mai precisă
conectare
Cererea mea:0
Nr. Producător Cantitate
RFQ
Anulare

Utilizați USB sau PCIE pentru a testa ICS la FAB sau BACK-END

Nov 08,2021
Advantest Link_Scale_USB_030

Versiunea USB.

"Multe dintre complexele complexe de astăzi, microprocesoarele, procesoarele grafice și acceleratoarele AI includ interfețe digitale de mare viteză, cum ar fi USB sau PCIE.", Potrivit companiei. "Cardurile de link-uri utilizează aceste interfețe pentru un transfer rapid de conținut funcțional și de scanare, crescând simultan acoperirea de testare și de transfer."


Folosind USB sau PCIE pentru a comunica cu un dispozitiv subteran care este proiectat să utilizeze această interfață în utilizarea finală permite ca dispozitivul să fie testat în modul normal de funcționare, folosind firmware și drivere similare ca în aplicația țintă.



Advantest Link_Scale_PCIe boardVersiunea PCIE.

Cardurile permit, de asemenea, instrumente de depanare, cum ar fi TRACE32 lui Lauterbach să fie angajate, a declarat Advantest. De asemenea, "Testele funcționale pre-silicon pot fi acum reutilizate, folosind standul PSS [Testul portabil și standardul de stimulare], care este susținut de instrumentele EDA majore". Și "noile cărți oferă un mediu personalizabil pentru software-ul gazdă pentru a rula pe carduri, permițând testarea aplicațiilor reale cu un stack complet de software pentru a fi efectuată pe sistemul V93000".

Schimbul de date de testare între diferite medii, cum ar fi sortarea de wafer, testul final și testul la nivel de sistem, poate ajuta utilizatorii să stabilească strategii cunoscute de buni pentru chiplete în pachete de 2.5D sau 3D multi-die.

Acestea sunt programate să fie disponibile în general în primul trimestru al anului 2022.